Seneste nyt om:

Seminarer • konferencer
kurser • messer
Send til en ven   Udskriv18/9 2009 kl. 12:32
Send til en ven

HDL-simulator med high-end features

Mentor Graphics har netop lanceret en helt ny version af verdens mest solgte HDL-simulator, ModelSim.

Mentor Graphics lancerer nu en helt ny version af verdens mest solgte HDL-simulator, ModelSim. Den nye version ModelSim DE er baseret på ModelSim PE, men tilføjer nogle væsentlige nye features, som tidligere kun har været tilgængelige i det dyrere Questa.

Med ModelSim DE leverer Mentor Graphics et hidtil uset niveau af verifikationsmuligheder i en samlet HDL-systemløsning, som letter fejlfindingsprocessen og øger design kvaliteten. ModelSim DE er prismæssigt emeget attraktiv, og giver  således virksomheder, der laver krævende FPGA designs, et avanceret nyt værktøj til optimering af deres HDL verifikationsproces.

Blandt mange de mange features og funktioner i ModelSim DE kan nævnes: 

1.      ModelSim DE tilbyder Assertion-baseret verifikation med SVA og PSL. Assertions-baseret verifikation øger designkvaliteten ved at give brugeren mulighed for via White-Box monitor vinduer, on-line at overvåge om systemet funktionelt overholder specifikationerne. Assertions finder og viser fejl som aktiveres under testen, men som ikke vises i almindelige 'Black-Box' observationsstadier, herunder 'primary outputs'. Med assertion baseret verifikation reduceres time-to-debug og øger dermed effektiviteten, fordi funktionelle fejl opdages tættere på selve fejlkilden og kan rettes tidligere i designforløbet.

2.      ModelSim DE anvender SVA og PSL.  Den assertion baseret verifikation i ModelSim DE bygger på System Verilog Assertions (SVA) konstruktioner, og anvendelsen af Property Specification Language (PSL), som begge kan enten indlejres i HDL kildekoden eller specificeres i separate enheder, og bindes til de relevante modulinstanser i design hierarkiet.

3.      Assertion Thread Viewer og Assertion Browser.  ModelSim DE har en smart Assertion Thread Viewer, som grafisk viser hele analysen af den aktiverede assertion. Hver tråd i evalueringen vises, ligesom alle succes’er eller fejl i de evaluerede Boolean’ske udtryk i de enkelte sekvenser. Assertion statistikker kan vises i systemets Assertion Browser, og indeholder alle aktiveringer, succes’er, fejl og vacouos succes’er for hver enkelt assertion.

4.      Code Coverage er standard. Design verifikationens færdiggørelsesgrad kan måles ved hjælp af code coverage. ModelSim DE supporterer: statement, expression, condition, toggle og FSM coverage. Code coverage oplysningerne hentes direkte fra HDL kilden.

5.      Xilinx SecureIP. ModelSim DE supporterer som standard Xilinx SecureIP.

6.      ModelSim DE til Linux. Det har længe været et stort ønske i markedet at kunne få ModelSim PE leveret til Linux, noget der kun har været tilgængelig i LE og SE versionerne. Fordelen ved at få ModelSim DE leveret til Linux er, at man udover systemets almindelige fordele frem for Windows-platformene, får en klar forøgelse af simuleringshastigheden i forhold til Vista og XP

Herudover indeholder softwaren Wave viewing and comparition, integreret Project Management, Source Code templates og Wizzards. Et nyt intelligent brugerinterface, med Tcl interface og alle de velkendte features fra ModelSim PE.

Brugere af ModelSim Designer, og ModelSim PE tilbydes en favorabel opgradering til ModelSim DE, ligesom der er et specielt introduktionstilbud på ModelSim DE til brugere af andre HDL simulatorer. Detaljer om opgraderinger og introduktionstilbud, kan fås ved henvendelse til dyrberg trading.

ModelSim DE kan leveres til både VLOG og VHDL eller samlet.

Nærmere oplysninger kan hentes hos dyrberg trading - tlf. 46 15 44 sales@dyrberg.dk
www.eda-xperts.com

Relaterede nyheder

Forrige1234Næste

Elektronik & Data • Odsgard A/S • Stationsparken 25 • 2600 Glostrup • Tlf: +45 4345 1063