FPGA, CPLD, ASIC og EDA

 

Circle Consult afholder kursus om tidsbesparende VHDL verifikationEspen Tallaksen, BITVIS

Circle Consult afholder kursus om tidsbesparende VHDL verifikation

Espen Tallaksen fra BITVIS afholder den 18. - 20 juni hos Circle Consult i Nærum et kursus om UVVM (Universal VHDL Verification Methodology).

UVVM, Universal VHDL Verification Methodology, er gået hen og blevet ret alment brugt af mere end 10% af alle FPGA designere over hele verden. Og det er der en god grund til: Ofte går mere end halvdelen af tiden ved et FPGA-design med at teste.

Store tidsbesparelser kan dog opnås med mindre justeringer. Således adresserer det intensive 3-dages kursus, hvordan man kan reducere udviklingstiden og samtidig forbedre kvaliteten. De vigtigste forskelle mellem dette og andre lignende kurser er fokus på enkelhed og den meget strukturerede tilgang til genanvendelse - også inden for et enkelt projekt.


- Vi har set og hørt om mange komplekse testbenche fra forskellige designere. Et stort problem med de fleste af disse er, at det bliver for komplekst for alle bortset fra VHDL-eksperten, der har designet det – ofte en person med langt mere end gennemsnitsinteresse i sprog- eller systemets detaljer, forklarer Espen Tallaksen. 

Kursut er baseret på principperne om 'maksimal sammenhæng og minimum kobling' og 'Divide and Conquer', hvor test case designeren ikke behøver at vide noget om testbench implementeringens detaljer, og testbench designeren følger en struktureret arkitektur hele vejen. Denne tilgang til VHDL testbenches vil typisk give besparelser i mandetimerne på mindst 20-60%.

Kurset er målrettet FPGA designere og testere med et rimeligt kendskab til VHDL og erfaring med VHDL testbenches og verifikation. Man skal også gerne have praktisk erfaring med Questa, ModelSim, Riviera-PRO, Active-HDL eller anden simulator. Kurset er lige så relevant for ASIC-designere, der bruger VHDL til verifikation som for FPGA designere.

Tilmelding foretages til Lauge Rønnow, lr@circleconsult.dk eller direkte til BITVIS, info@bitvis.no
6/6 2019
Produktlinks
Find din leverandør:

FPGA udvikling

PCB layout

Verification

Tilføj dit firma
  • congatec

    congatec

    Rugged 10 GbE infrastructure equipment
  • altoo

    altoo

    Nyt om måleteknik. Gratis webinar. Tilbud på demoudstyr
  • Texim

    Texim

    Focus Suppliers Nordic
  • ROHM Semiconducter

    ROHM Semiconducter

    En PMIC til NXP’s i.MX 8M Mini applikations-processor